SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

Publication number: JP8078519

Publication date:

1996-03-22

Inventor:

SAKO TAKASHI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01L23/522; H01L21/768; H01L23/485; H01L23/532;

H01L21/70; H01L23/48; H01L23/52; (IPC1-7): H01L21/768

- European:

H01L23/485; H01L23/532M2

Application number: JP19940232286 19940901 Priority number(s): JP19940232286 19940901


Report a data error here


Also published as:

US5641991 (A1)

Abstract of JP8078519

PURPOSE: To realize low resistance contact with silicide wiring layer without requiring any special apparatus or process by projecting a part of a conductor plug from the upper surface of an interlayer insulation film and bringing the protrusion, on the side face and upper surface thereof, into contact with a wiring layer. CONSTITUTION: An upper wiring layer comprising a polysilicon film 4 and a titanium silicide film 12 is formed a diffusion layer region 2 through an interlayer insulation film 3 while being connected through a conductor plug 9. In this regard, a part of the conductor plug 9 projects from the upper surface of the interlayer insulation film and touches, on the side face and the upper surface thereof, the wiring layer comprising the polysilicon film 4 and the titanium silicide film 12. Since the contact area between the conductor plug 9 and the wiring layers 4, 12 is increased, low resistance contact can be realized. Furthermore, since the polysilicon film 4 is formed prior to the conductor plug 9, the native oxide 5 has no effect on the contact resistance which is thereby restrained from increasing.





Data supplied from the esp@cenet database - Worldwide

Family list

4 family members for: JP8078519

Derived from 3 applications

Back to JP80785

1 SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

Inventor: SAKO TAKASHI Applicant: NIPPON ELECTRIC CO

EC: H01L23/485; H01L23/532M2 IPC: H01L23/522; H01L21/768; H01L23/485 (+5)

Publication info: JP2639355B2 B2 - 1997-08-13

JP8078519 A - 1996-03-22

2 SEMICONDUCTOR DEVICE CONTAINING CONDUCTOR PLUG THAT CAN

REDUCE CONTACT RESISTANCE

Inventor: SAKOH TAKASHI (JP)

Applicant: NIPPON ELECTRIC CO (JP)

EC: H01L23/485; H01L23/532M2 **IPC:** H01L23/522; H01L21/768; H01L23/485 (+5)

Publication info: KR0172019B B1 - 1999-03-30

3 Semiconductor device containing conductor plug that can reduce contact

resistance

Inventor: SAKOH TAKASHI (JP)

Applicant: NIPPON ELECTRIC CO (JP)

EC: H01L23/485; H01L23/532M2 IPC: H01L23/522; H01L21/768; H01L23/485 (+5)

Publication info: US5641991 A - 1997-06-24

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-78519

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/768

H01L 21/90

D

審査請求 有 請求項の数7 FD (全 6 頁)

(21)出願番号

特願平6-232286

(22)出願日

平成6年(1994)9月1日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 佐甲 隆

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【目的】 プラグと配線間の接続抵抗の低減化。配線の 低抵抗化。

【構成】 拡散層領域2を有するシリコン基板1上に層間絶縁膜3、ポリシリコン膜4、シリコン酸化膜5を堆積し、フォトレジスト6をマスクにエッチングしてコンタクト孔7を形成する[図1(a)]。リンドープポリシリコン膜8を成膜し[図1(b)]、エッチバックしてポリシリコンプラグ9を形成する[図1(c)]。シリコン酸化膜5を除去し、フォトレジスト10をマスクにしてポリシリコン膜4をパターニングする[図1(d)]。チタン膜11を堆積し[図1(e)]、シリサイド化を行ってチタンシリサイド膜12を形成した後、不要のチタンを除去する[図1(f)]。



【特許請求の範囲】

【請求項1】 下層の導電層と上層の配線層とが層間絶 縁膜を介して配置され、両者間が層間絶縁膜内に設けら れた導電体プラグを介して接続されている半導体装置に おいて、前記導電体プラグの一部が前記層間絶縁膜の上 表面より突出しており、かつ、その突出部の側面および 上表面が前記配線層と接触していることを特徴とする半 導体装置。

【請求項2】 前記導電体プラグがポリシリコンにより 形成されていることを特徴とする請求項1記載の半導体 10 装置。

【請求項3】 前記配線層がポリシリコン膜と金属シリ サイド膜とによって形成されており、前記ポリシリコン 膜には前記層間絶縁膜に形成されたコンタクト孔と同一 個所にコンタクト孔が形成されており、前記導電体プラ グはポリシリコン膜に形成されたコンタクト孔をも貫通 してその一部がポリシリコン膜の上表面より突出するよ うに形成されており、かつ、前記導電体プラグの前記ポ リシリコン膜から突出している部分の側面および上表面 は前記金属シリサイド膜に覆われていることを特徴とす る請求項1記載の半導体装置。

【請求項4】 前記ポリシリコン膜の不純物濃度が1× 10²⁰ [原子/cm³] 未満であることを特徴とする請求 項3記載の半導体装置。

(1) 半導体基板表面または半導体基板 【請求項5】 上に設けられた導電層を覆う層間絶縁膜を形成する工程 と、

- (2) 前記層間絶縁膜上に第1のポリシリコン膜を堆積 する工程と、
- (3) 前記第1のポリシリコン膜上に絶縁膜を堆積する 工程と、
- (4) 前記絶縁膜、前記第1のポリシリコン膜および前 記層間絶縁膜を選択的にエッチングして前記導電層の表 面を露出させるコンタクト孔を形成する工程と、
- (5) 不純物が高濃度にドープされた第2のポリシリコ ン膜を形成し、これをエッチバックして前記コンタクト 孔内にポリシリコンプラグを形成する工程と、
- (6) 前記絶縁膜を除去する工程と、
- (7) 前記第1のポリシリコン膜上および前記ポリシリ コンプラグ上に金属シリサイド膜を形成して、前記ポリ シリコンプラグを介して前記導電層に接続されたポリサ イド構造の配線を形成する工程と、を有することを特徴 とする半導体装置の製造方法。

【請求項6】 前記第(2)の工程と前記第(3)の工 程との間または前記第(6)の工程と前記第(7)の工 程との間に、第1のポリシリコン膜のパターニング工程 が挿入されており、かつ、前記第(7)の工程が、金属 膜の堆積工程と、熱処理によりポリシリコンと金属膜と を反応させてシリサイド膜を形成する工程と、不要の金 んでいることを特徴とする請求項5記載の半導体装置の 製造方法。

【請求項7】 前記第(7)の工程が、金属シリサイド 膜の堆積工程と、該金属シリサイド膜と前記第1のポリ シリコン膜とをパターニングする工程と、を含んでいる ことを特徴とする請求項5記載の半導体装置の製造方

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置およびその 製造方法に関し、特に半導体装置における微細なコンタ クト・配線構造およびその形成方法に関するものであ

[0002]

【従来の技術】近年、半導体装置はその高密度化および 高集積化に伴ってコンタクト径が小さくなり、また配線 幅も細くなってきている。それにともない、コンタクト 抵抗および配線抵抗がますます増大する傾向がある。こ のため、半導体装置において微細化を実現するために は、コンタクト抵抗および配線抵抗をどの程度低く抑え られるかが重要な課題となってきている。

【0003】この種微細なコンタクトホールに関して は、コンタクトホールをステップカバレッジ(段差被覆 性) よく埋め込むプラグ法が知られている。また配線抵 抗低減のためにポリシリコン層と金属層を別々に順次堆 積し、その後の熱処理によってシリサイド化反応を行わ せる配線形成方法(自己整合シリサイド配線)が用いら れている。

【0004】図4(a)~(f)は、上記の点を考慮に いれた従来の半導体装置の製造方法を示す工程順断面図 である。まず、図4(a)に示すように、拡散層領域2 を有するシリコン基板1上に層間絶縁膜3を設け、その 上にフォトリソグラフィの技法のよりフォトレジスト6 を形成し、これをマスクとして反応性イオンエッチング により拡散層領域2が露出するまで層間絶縁膜をエッチ ングしてコンタクト孔7を形成する。

【0005】次に、図4(b)に示すように、減圧CV D法によりリンドープポリシリコン膜8を層間絶縁膜3 上全面に堆積して、コンタクト孔7をポリシリコン膜8 で埋め込む。次に、図4(c)に示すように、反応性イ オンエッチングによりリンドープポリシリコン膜8に対 し全面的エッチバックを行い、コンタクト孔7内だけに ポリシリコンを残してポリシリコンプラグ9を形成す る。

【0006】次に、図4(d)に示すように、リンドー プされたポリシリコン膜4を全面に形成した後、フォト リソグラフィの技法で形成されたフォトレジスト10を マスクとして反応性イオンエッチングによりポリシリコ ン膜4のエッチングを行い、配線構造に加工する。そし 属および金属化合物をエッチング除去する工程と、を含 50 て、図4(e)に示すように、露出した層間絶縁膜3お 3

よびポリシリコン膜4上全面に、例えばチタン膜11を スパッタ法により形成する。

【0007】この後熱処理を施すことによりリンドープのポリシリコン膜4をチタン膜11と反応させて金属シリサイドを形成する。その後未反応性の金属および窒化物などの金属化合物を除去することにより、図4(f)に示すように、自己整合的に金属シリサイド膜12を形成することができる。

[0008]

【発明が解決しようとする課題】ところが、以上のようにして形成された金属シリサイド配線層とプラグのリンドープポリシリコンの間にはポリシリコン成長時の巻き込み酸化などによる自然酸化膜が存在し、これが抵抗増大の原因となっていた。

【0009】また、プラグを形成する際にエッチバックを行っているが、これによりプラグロスを生じプラグ部分が凹んだ構造になり、実質的なプラグと配線との接触面はプラグの上面だけとなってしまう。さらに配線の一部となるリンドープポリシリコン膜のリン濃度を高くするとコンタクト抵抗の上昇は抑えられるがシリサイド化 20 反応時のシリサイド反応速度が遅くなりシリサイド配線に変換される金属の割合が低下するためシリサイド膜が薄層となり配線抵抗が高くなる。逆に、リン濃度を低くすると、配線抵抗は低減できるがポリシリコンプラグと金属シリサイド配線の間に低濃度のリンドープポリシリコン膜を存在するため、これが高抵抗層となりコンタクト抵抗が上昇する。

【0010】ここで始めに述べた配線層とプラグとの間に存在する自然酸化膜について、特開平3-185823号公報には、ケミカルドライエッチングによって自然30酸化膜を除去することが提案されている。しかし、この方法を採用してもエッチング後に大気中に曝すとすぐに自然酸化膜が形成されるため根本的な解決にはならない。自然酸化膜の影響を完全になくすには、エッチング後に真空雰囲気のまま次のポリシリコン成長工程に送らなければならないが、そのためにケミカルドライエッチング→ポリシリコン成長を連続的に行うことのできる非常に高価なマルチチャンバシステムの装置を導入する必要が生じる。

【0011】本発明は、この点に鑑みてなされたもので 40 あって、その目的は、特別の装置、工程を用いることなく、コンタクトとシリサイド配線層の低抵抗化を実現できる構造およびその形成方法を提供することである。

[0012]

【課題を解決するための手段】上記目的を目的を達成するため、本発明によれば、下層の導電層(2)と上層の配線層(4、12;13)とが層間絶縁膜(3)を介して配置され、両者間が層間絶縁膜内に設けられた導電体プラグ(9)を介して接続されている半導体装置において、前記導電体プラグの一部が前記層間絶縁膜の上表面50

より突出しており、かつ、その突出部の側面および上表面が前記配線層と接触していることを特徴とする半導体装置、が提供される。

【0013】また、本発明によれば、(1)半導体基板 表面または半導体基板上に設けられた導電層を覆う層間 絶縁膜を形成する工程と、(2)前記層間絶縁膜上に第 1のポリシリコン膜を堆積する工程と、(3)前記第1 のポリシリコン膜上に絶縁膜を堆積する工程と、(4) 前記絶縁膜、前記第1のポリシリコン膜および前記層間 絶縁膜を選択的にエッチングして前記導電層の表面を露 出させるコンタクト孔を形成する工程と、(5)不純物 が高濃度にドープされた第2のポリシリコン膜を形成 し、これをエッチバックして前記コンタクト孔内にポリ シリコンプラグを形成する工程と、(6)前記絶縁膜を 除去する工程と、(7)前記第1のポリシリコン膜上お よび前記ポリシリコンプラグ上に金属シリサイド膜を形 成して、前記ポリシリコンプラグを介して前記導電層に 接続されたポリサイド構造の配線を形成する工程と、を 有する半導体装置の製造方法、が提供される。

[0014]

【作用】本発明によれば、導電体プラグはその側面および上表面において上層の配線層と接触している。したがって、プラグと配線層との接触面積が広くなり低抵抗のコンタクトを実現することができる。

【0015】また、本発明によれば、上層の配線層がポリサイド構造に形成されており、かつ、導電体プラグがポリシリコン膜を介することなく直接金属シリサイド膜と接続される。この構造によれば、ポリシリコン膜がノンドープ乃至低不純物濃度であってもプラグー配線層間の抵抗を上昇させることがない。したがって、ポリシリコン膜の不純物濃度を低く抑えてシリサイド化反応の速度を上昇させることが可能となり、そのためシリサイド配線層の膜厚を十分に厚くすることができるようになり低抵抗の配線層を得ることができるようになる。

【0016】また、本発明の製造方法では、ポリシリコン膜およびポリシリコンプラグ上に金属(例えばチタン)を堆積してシリサイド化処理が行われる。このとき例えばチタンの還元作用が行われるため、仮にポリシリコンプラグ上に自然酸化膜が存在していてもシリサイド処理工程において除去され、自然酸化膜の存在が悪影響を及ぼすことはなくなる。

【0017】さらに、本発明の製造方法によれば、ポリシリコンプラグを形成するためのエッチバックが層間絶縁膜が露出しない状態で行われるため、層間絶縁膜の膜減りを防止することができる。また、本発明によれば、ポリサイド配線用のポリシリコン膜を堆積する前に自然酸化膜除去を目的としたフッ酸処理を行わなくてもよくなるため、層間絶縁膜の膜減りをさらに抑制することができる。

0 [0018]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

[第1の実施例] 図1 (a) ~ (f) は、本発明の第1 の実施例を説明するための工程順断面図である。まず、 拡散層領域2を有するシリコン基板1上に層間絶縁膜3 を例えば 0.5μ mの厚さに堆積し、その上にノンドー プのポリシリコン膜4を例えば0.05μmの膜厚に形 成し、その上に例えばシリコン酸化膜5を膜厚0.05 μmに成長させる。

【0019】次に、このシリコン酸化膜5上にフォトリ ソグラフィの技法によりコンタクト孔部に開口を有する フォトレジスト6を形成し、これをマスクとして反応性 イオンエッチングによりシリコン酸化膜5、ポリシリコ ン膜4および層間絶縁膜3を通して拡散層領域2が露出 するまでエッチングを行って、例えば開口径が 0.2μ mのコンタクト孔7を開孔する〔図1 (a)〕。

【0020】次に、図1(b)に示すように、リンドー プポリシリコン膜8を例えば厚さ0.6μmに堆積して コンタクト孔7を完全に埋め込む。そして、図1 (c) に示すように、反応性イオンエッチングによりリンドー 20 プポリシリコン膜8を全面的にエッチバックし、コンタ クト孔7内だけポリシリコン膜8を残してポリシリコン プラグ9を形成する。

【0021】シリコン酸化膜5を全面的に除去すること によりポリシリコンプラグ9を突出させた後、図1

(d) に示すように、フォトリソグラフィの技法で形成 されたフォトレジスト10をマスクとして反応性イオン エッチングによりポリシリコン膜4をパターニングす る。フォトレジスト10を除去した後、図1(e)に示 すように、パターニングされたポリシリコン膜4上、ポ 30 リシリコンプラグ9上および露出した層間絶縁膜2上全 面に例えばチタン膜11を膜厚約0.03μmに成長さ せる。

【0022】熱処理を施すことによりポリシリコン膜4 をチタン膜11とシリサイド化反応させてチタンシリサ イドを形成した後、未反応の金属および窒化物などの金 属化合物を除去すると、図1 (f) に示すように、自己 整合的に形成されたチタンシリサイド膜12を有するポ リサイド配線層を得ることができる。

【0023】本実施例では、配線層用のポリシリコン膜 40 にノンドープのものを用いたが、これは、ポリシリコン の不純物濃度が低いほどシリサイド化反応が速くなるた め、より低抵抗の配線を得るためである。しかし、必ず しもノンドープとする必要はなく、目的の膜厚のシリサ イド膜が得られる範囲で不純物(例えば、リン、ヒ素) を含有させるようにしてもよい。本発明者の実験によれ ば、不純物濃度が1×10²⁰ [原子/cm³] 未満であ れば、通常満足すべき膜厚のシリサイドが得られる。

【0024】 [第2の実施例] 次に、本発明の第2の実 施例について図面を参照して説明する。図2(a)~

(f)は、本発明の第2の実施例を説明するための工程 順断面図である。まず、拡散層領域2を有するシリコン 基板1上に層間絶縁膜3を例えば0.5μmの厚さに堆 積し、その上にリンドープのポリシリコン膜4を例えば O. 05μmの膜厚に形成し、その上に例えばシリコン 酸化膜5を膜厚0.05μmに成長させる。

【0025】次に、このシリコン酸化膜5上にフォトリ ソグラフィの技法によりコンタクト孔部に開口を有する フォトレジスト6を形成し、これをマスクとして反応性 10 イオンエッチングによりシリコン酸化膜 5、ポリシリコ ン膜4および層間絶縁膜3を通して拡散層領域2が露出 するまでエッチングを行って、例えば開口径が 0.2μ mのコンタクト孔7を開孔する〔図2(a)〕。

【0026】次に、図2(b)に示すように、リンドー プポリシリコン膜8を例えば厚さ0.6μmに堆積して コンタクト孔7を完全に埋め込む。そして、図2(c) に示すように、反応性イオンエッチングによりポリシリ コン膜8に対し全面的エッチバックを行い、コンタクト 孔7内だけにリンドープポリシリコン膜8を残してポリ シリコンプラグ9を形成する。

【0027】シリコン酸化膜5を全面除去することによ りポリシリコンプラグ9を突出させた後、図2(d)に 示すように、全面にタングステンシリサイド膜13を膜 厚約 $0.1 \mu m$ に成長させる。次に、図 2(e)に示す ように、フォトリソグラフィ技法でパターニングされた フォトレジスト10をマスクとして反応性イオンエッチ ングによりタングステンシリサイド膜13およびポリシ リコン膜4をパターニングする。そして、フォトレジス ト10を除去して図2(f)に示すようなタングステン シリサイド/ポリシリコン積層構造の配線を得る。

【0028】 [第3の実施例] 次に、本発明の第3の実 施例について図面を参照して説明する。図3(a)~ (f)は、本発明の第3の実施例を説明するための工程 順断面図である。まず、図3 (a) に示すように、拡散 層領域2を有するシリコン基板1上に層間絶縁膜3を例 えば0.5μmの厚さに堆積し、その上に配線層のポリ シリコン膜4を例えば膜厚0.05μmに形成する。こ こで層間絶縁膜3の最上面には、不純物がドーピングさ れていないシリコン酸化膜を用いる。

【0029】次に、フォトリソグラフィの技法でパター ニングされたフォトレジスト(図示なし)をマスクとし て反応性イオンエッチングによりポリシリコン膜4をパ ターニングする。フォトレジストを除去した後、図3 (b) に示すように、全面に例えばBPSG膜14を膜 厚約0.1μmに成長させる。続いて、フォトリソグラ フィ技法および反応性イオンエッチング法を適用して、 拡散層領域2の表面を露出させる、開口径が約0.2μ mのコンタクト孔7を開孔する。

【0030】次に、図3(c)に示すように、リンドー 50 プポリシリコン膜8を例えば膜厚0.6μmに堆積して

コンタクト孔7を完全に埋め込む。そして図3(d)に 示すように、反応性イオンエッチングによりポリシリコ ン膜8に全面的エッチバックを施し、コンタクト孔7内 だけにポリシリコン膜8を残してポリシリコンプラグ9 を形成する。

【0031】次に、気相HFエッチングによりBPSG 膜14を除去してポリシリコンプラグ9を突出させた 後、図3(e)に示すように、全面に例えばチタン膜1 1を膜厚約 0. 0 3 μ m に成長させる。熱処理を施すこ 化反応させてチタンシリサイドを形成させた後、未反応 の金属および窒化物などの金属化合物を除去することに より、図1 (f) に示すように、自己整合的に形成され たチタンシリサイド膜12を有するポリサイド構造の配 線が得られる。

[0032]

【発明の効果】以上説明したように、本発明による半導 体装置では、ポリシリコンプラグが層間絶縁膜上に突出 する構造になるので、金属シリサイド膜との接触面がプ ラグの上面だけでなく側面にまで広がるためポリシリコ 20 順断面図。 ンプラグと金属シリサイド膜との接触面積が大きくな り、コンタクト抵抗が低減できる。また、本発明によれ ば、配線層のポリシリコン膜をポリシリコンプラグより 先に形成することによりポリシリコンプラグと金属シリ サイド層が配線層のポリシリコン膜を介すことなく直接 接続される構造になるため、ポリシリコンプラグと配線 層のポリシリコン膜との界面に存在する自然酸化膜がコ ンタクト抵抗に影響することがなくなりコンタクト抵抗 の上昇が抑制される。

【0033】さらに、シリサイド化反応により配線を形 30 成するプロセスを用いる場合には、配線層のポリシリコ ン膜をノンドープあるいは低不純物濃度にすることによ りシリサイド化反応性を速めることができるため、シリ サイド化され配線として利用される金属の割合を増加さ せることができ配線抵抗を低減化できる。ここで、ポリ シリコン膜がシリサイド配線層とポリシリコンプラグの

間には存在しない構造になっているので、配線層のポリ シリコン膜をノンドープにしてもコンタクト抵抗の上昇 を招くことはない。

【0034】さらに、本発明の製造方法によれば、ポリ シリコンプラグを形成するためのエッチバックが層間絶 縁膜が露出しない状態で行われるため、層間絶縁膜の膜 減りを防止することができる。また、本発明によれば、 ポリサイド配線用のポリシリコン膜を堆積する前に自然 酸化膜除去を目的としたフッ酸処理を行わなくてもよく とによりポリシリコン膜4をチタン膜11とシリサイド 10 なるため、層間絶縁膜の膜減りをさらに抑制することが できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明するための工程順 断面図。

【図2】本発明の第2の実施例を説明するための工程順 断面図。

【図3】本発明の第3の実施例を説明するための工程順 断面図。

【図4】従来技術を説明するための説明するための工程

【符号の説明】

- 1 シリコン基板
- 2 拡散層領域
- 3 層間絶縁膜
- 4 ポリシリコン膜
- 5 シリコン酸化膜
- 6 フォトレジスト
- 7 コンタクト孔
- リンドープポリシリコン膜
- 9 ポリシリコンプラグ
 - 10 フォトレジスト
 - 11 チタン膜
 - 12 チタンシリサイド膜
 - 13 タングステンシリサイド膜
 - 14 BPSG膜

